幕雪

冯诺依曼结构：解构其核心组件、运行机制与现代演进

冯诺依曼结构：解构其核心组件、运行机制与现代演进

冯诺依曼结构作为现代计算机的基石，定义了通用电子计算机的基本构造和工作原理。
它不仅提供了一个理论框架，更是实践中无数计算机系统得以实现的核心蓝图。
本文将深入剖析冯诺依曼结构的各个层面，从其根本要素到运行流程，再到其在现代系统中的具体体现与优化策略。

冯诺依曼结构是什么？核心特性与组件解析

它的主要组成部分是什么？

冯诺依曼结构的核心在于将计算机系统划分为五个主要功能单元，这些单元协同工作以实现指令的获取、处理和数据的管理：

  1. 运算器（Arithmetic Logic Unit, ALU）： 负责执行所有算术运算（如加、减、乘、除）和逻辑运算（如与、或、非）。它是数据处理的核心部件。
  2. 控制器（Control Unit, CU）： 是计算机的指挥中心，负责解释指令、协调并控制计算机各部件的操作，确保指令按正确的顺序和方式执行。它通过发出控制信号来管理数据流和操作流程。
  3. 存储器（Memory）： 用于存储程序（指令序列）和数据。这是冯诺依曼结构最显著的特征之一——指令和数据共享同一存储空间。存储器被划分为独立的存储单元，每个单元都有一个唯一的地址。
  4. 输入设备（Input Devices）： 负责将外部信息（如用户指令、数据）转换为计算机能理解的二进制形式并送入存储器。常见的输入设备包括键盘、鼠标、扫描仪等。
  5. 输出设备（Output Devices）： 负责将计算机处理后的信息（如计算结果、文本、图像）从存储器中取出，并转换为人类可理解的形式或外部设备能接收的形式。常见的输出设备包括显示器、打印机等。

存储程序概念具体指什么？

“存储程序”是冯诺依曼结构的核心理念，它意味着：

  • 指令与数据统一存储： 计算机执行的程序（一系列指令）和程序所操作的数据都被存储在同一个主存储器中，并且两者在存储器中没有物理上的区别，都以二进制编码形式存在。
  • 程序可被修改： 存储器中的指令可以像数据一样被读写和修改。这意味着程序本身可以被计算机修改，例如，实现自修改代码或动态链接库加载。这种灵活性是其实现通用计算的关键。
  • 自动执行： 一旦程序被加载到存储器中，控制器就可以按照指令的顺序自动从存储器中取出并执行这些指令，无需人工干预每次操作。这极大地提高了计算机的自动化程度和通用性，彻底改变了早期计算机需要手动重新接线才能执行不同任务的局面。

数据和指令在结构中是如何表示和存储的？

在冯诺依曼结构中，数据和指令都以二进制编码的形式统一表示。它们在存储器中占据连续或非连续的存储单元，每个单元都有一个唯一的地址。

  • 二进制编码： 无论是数字、字符、图像像素还是复杂的运算指令，最终都被转换成由0和1组成的序列。例如，一个十进制数25可能被编码为二进制的00011001，一条“加法”指令也有一段特定的二进制操作码（如00000010）加上表示操作数的地址或值的二进制序列。
  • 字长与寻址： 存储器通常以“字”（word）为单位进行组织，一个字由固定数量的位组成（例如8位、16位、32位或64位）。每个字或字节（最小可寻址单位）都有一个唯一的地址。处理器通过发送地址来访问存储器中的特定位置，无论是读取指令还是存取数据，都是通过这种地址寻址的方式进行。
  • 无物理区分： 从存储器本身的视角来看，它无法区分某个地址单元中存储的是指令还是数据，这完全取决于控制器如何解释和使用从该地址取出的二进制序列。如果控制器将其作为操作码和操作数来处理，它就是指令；如果作为纯粹的数值参与运算，它就是数据。这种统一性极大地简化了存储器的设计和管理。

为什么会采用这种结构？它的设计初衷是什么？

为什么指令和数据要共享同一个存储器和总线？

冯诺依曼结构设计之初有其特定的历史背景和技术考量，其中共享存储器和总线是核心：

  1. 简化硬件设计与降低成本： 在计算机发展的早期，硬件的复杂性、制造成本和可靠性是主要限制因素。将指令和数据存储在同一个存储器中，并共享一套总线（地址总线、数据总线、控制总线），可以大大简化存储器的接口和控制逻辑，减少所需的硬件线路和控制器数量，从而降低制造成本并提高系统稳定性。相较于为指令和数据分别设计独立存储系统，这种方式显得更为经济和可行。
  2. 实现“存储程序”思想： 这是最根本的驱动力。在冯诺依曼之前，计算机（如ENIAC）需要通过插拔电缆来改变程序，效率极低且易出错。存储程序概念意味着程序本身可以像数据一样被存储、访问和操作，从而实现自动化、高速的程序切换和执行。共享存储器是实现这一思想的自然且直接的方式，因为无需关心所读取内容是指令还是数据，都可以统一进行存储和寻址。
  3. 提高通用性与灵活性： 共享存储器使得计算机能够根据存储在其中的程序灵活地执行各种任务，而无需重新布线或修改硬件。这种“软件可编程”的特性是冯诺依曼结构的核心优势，使得一台通用计算机可以应对从科学计算到数据处理的各种应用场景。
  4. 资源利用效率： 在任一时刻，CPU可能更多地需要指令（例如程序循环开始阶段），也可能更多地需要数据（例如数据处理密集型任务）。共享存储器允许指令和数据动态地分配和占用存储空间，根据实际需求灵活调整，避免了独立存储器中可能出现的某一部分空闲而另一部分不足的情况，从而提高了整体存储资源的利用率。

为什么这种设计在早期计算机中如此普遍和有效？

冯诺依曼结构在早期计算机中之所以如此普遍和有效，主要原因在于其：

  • 概念简洁明了： 其五大部件和存储程序思想清晰、易于理解和实现，为早期的工程师提供了明确的构建蓝图。
  • 通用性强： 允许通过软件编程来执行任何可计算的任务，为解决广泛的问题提供了统一的硬件平台，无需为每种任务重新设计专用硬件。
  • 自动化程度高： 彻底告别了手动编程和接线时代，实现了程序的自动加载和连续执行，极大地提高了计算效率和可靠性。
  • 成本效益与可行性： 简化了硬件设计，降低了早期计算机的复杂性和制造成本，使得计算机从专用、昂贵的实验设备走向通用、可商业化的产品成为可能。

冯诺依曼结构哪里体现？其在现代计算机中的位置

冯诺依曼结构主要体现在计算机系统的哪些部分？

冯诺依曼结构作为一种基础架构，其核心思想几乎贯穿于现代通用计算机的每一个层面：

  • 中央处理器（CPU）与主存储器（RAM）的交互： 这是最直接、最核心的体现。CPU从主存储器中获取指令和数据，并将处理结果写回主存储器。这种“取指令-执行指令-访存”的循环是冯诺依曼结构的核心运行模式，无论是在桌面电脑、服务器还是移动设备中，这一机制都是其工作的根本。
  • 计算机的启动过程： 从计算机开机自检（POST）开始，通过BIOS/UEFI加载引导程序（Bootloader），再到操作系统内核运行，所有这些过程都涉及从存储器（ROM、硬盘、RAM）加载指令和数据并由CPU执行。
  • 应用程序的执行： 任何用户应用程序的运行，无论是文字处理、网页浏览还是图形渲染、视频播放，其指令代码和运行时数据都驻留在主存储器中，并由CPU按冯诺依曼结构的方式进行调度和执行。
  • 总线系统： 连接CPU、内存和I/O设备的地址总线、数据总线和控制总线是冯诺依曼结构共享资源的核心体现。这些总线负责所有数据和指令在系统各部件间的传输。

它的核心思想在现代计算机的哪个层次被实现？

冯诺依曼结构的核心思想——“存储程序”和“五大部件”——在现代计算机中主要在以下层次被实现和体现：

  • 硬件体系结构层： CPU、主存储器、总线系统、输入/输出控制器等物理组件的连接和工作方式，直接遵循冯诺依曼结构的设计原则。它们共同构建了实现计算功能的基础物理平台。
  • 指令集体系结构（ISA）层： 处理器执行的指令集（如x86、ARM、RISC-V）是建立在冯诺依曼结构基础之上的。指令的编码方式、寻址模式以及对内存的访问方式都体现了其共享存储的特性。每一条指令都隐含着从共享内存中获取操作数或将结果存回共享内存的机制。
  • 操作系统层： 操作系统作为硬件与应用程序之间的桥梁，负责内存管理、进程调度、文件系统等，它管理着指令和数据在存储器中的分配、加载和访问，确保多个程序能够共享冯诺曼结构所提供的硬件资源，并进行有效的隔离与保护。

哪些设备和技术遵循了冯诺依曼结构原理？

几乎所有我们日常接触的通用计算设备都遵循冯诺依曼结构原理：

  • 个人电脑（PC）和笔记本电脑： 无论是台式机还是笔记本，其CPU、RAM、硬盘、显卡等组件都通过共享总线与内存交互，执行操作系统和各种应用程序。
  • 服务器和工作站： 大型数据中心中的服务器，其内部架构也是冯诺依曼结构的高度并行和优化版本，用于处理复杂的计算任务和海量数据。
  • 智能手机和平板电脑： 尽管这些设备通常采用ARM处理器，其底层架构依然是冯诺依曼原理的延伸，CPU从内存中获取应用程序指令和数据，以提供流畅的用户体验。
  • 通用嵌入式系统： 许多通用型的嵌入式控制器和微处理器，如那些用于智能家居设备、工业控制系统或物联网终端的，也基于冯诺依曼架构。不过，一些对实时性或功耗有特殊要求的嵌入式系统可能会采用哈佛结构（即指令和数据有独立存储空间）或其变体，以获取更高的并行性和确定性。

冯诺依曼瓶颈与资源考量：多少性能影响？

冯诺依曼瓶颈具体是指什么？它会产生多大的性能影响？

冯诺依曼瓶颈（Von Neumann bottleneck）是冯诺依曼结构固有的一个主要限制。它指的是：

由于处理器（CPU）和主存储器（Memory）之间采用单一的共享总线来传输指令和数据，而CPU的处理速度远快于内存的访问速度和总线的传输带宽，导致CPU在大部分时间里需要等待从内存中获取指令或数据，从而限制了系统的整体性能。

这种瓶颈可以被形象地比喻为一条单车道高速公路，无论处理器多么强大（拥有再快的跑车），都必须排队等待通过这条狭窄且相对缓慢的“内存-CPU”通道，无法实现CPU处理能力的完全发挥。

性能影响的具体表现：

  • CPU空闲等待： 当CPU完成当前指令的执行后，需要从内存中获取下一条指令及其所需的数据。如果内存访问速度跟不上CPU的执行速度，CPU就会处于空闲等待状态（即“暂停”状态），无法充分发挥其计算能力。这种等待被称为内存墙（Memory Wall）。
  • 系统吞吐量受限： 系统在单位时间内能够处理的指令和数据量受到总线带宽和内存访问延迟的严格限制。即使CPU拥有多个执行单元和并行处理能力，也可能因为数据无法及时抵达而无法充分利用这些资源。
  • 程序执行效率降低： 尤其是在数据密集型或指令密集型任务中（如大规模科学计算、复杂图形渲染、大型数据库操作、人工智能模型的训练），频繁的内存访问会导致大量的等待时间。这使得程序的实际运行速度远低于CPU理论上的峰值性能，有时甚至可能相差数倍到数十倍。
  • 能耗增加： CPU在等待内存时，仍然消耗一定的电力，但没有完成有效的工作，这导致了能源效率的下降。

这种瓶颈是衡量现代计算机性能的关键因素之一，它促使了计算机架构师不断寻求各种优化策略来缓解这一问题。

指令和数据在共享存储器中通常占用多少位或字节？

指令和数据在共享存储器中占用的位或字节数量取决于计算机的体系结构、指令集以及数据类型。

  • 字长（Word Size）： 这是处理器一次能处理的基本数据单位。现代通用计算机通常有32位或64位的字长。这意味着处理器在进行多数运算时，一次处理的数据量是32位（4字节）或64位（8字节）。存储器本身通常以字节为最小可寻址单位，但为了效率，数据和指令往往以字为单位进行存取。
  • 指令长度： 指令的长度可以是固定长度或变长。

    • 固定长度指令： 例如，许多RISC（精简指令集计算机）架构的指令都是固定长度的，如32位或64位。这意味着每条指令都占用相同的存储空间，简化了指令的取指和译码过程。
    • 变长指令： 例如，x86（复杂指令集计算机）架构的指令长度可以从1字节到15字节不等，具体取决于操作码、操作数、寻址模式以及前缀。这种设计允许指令集更紧凑或更灵活，但增加了译码的复杂性。

    一条指令通常包含操作码（指定操作类型，如加、载、存）和操作数（指定操作的数据或其地址）。

  • 数据大小：

    • 基本数据类型： 在大多数系统中，一个字符（如ASCII或UTF-8编码）通常占用1字节（8位）。一个短整数可能占用2字节，一个整数可能占用4字节，一个长整数或浮点数可能占用4字节或8字节。
    • 复合数据类型： 数组、结构体、对象等会占用连续或非连续的多个字节，其总大小是其组成部分大小的总和（可能还有填充字节）。

总结来说，内存中存储的指令和数据通常以字节为最小可寻址单位，但处理器在处理时往往以其字长（如32位或64位）为单位进行批量存取，以提高效率。

冯诺依曼结构如何运作？指令与数据流转机制

计算机如何从存储器中获取指令并执行？

计算机执行程序是一个连续的循环过程，通常称为指令周期（Instruction Cycle），主要分为以下阶段，这些阶段在CPU的控制器和运算器协同下完成：

  1. 取指令（Fetch Instruction）：

    • 程序计数器（PC, Program Counter）保存着下一条待执行指令的内存地址。它是控制单元内的特殊寄存器。
    • 控制器将PC中的地址发送到存储器地址寄存器（MAR, Memory Address Register）。
    • MAR中的地址通过地址总线传输到主存储器。
    • 主存储器根据地址找到对应的指令，并通过数据总线将其内容传输到存储器数据寄存器（MDR, Memory Data Register）。
    • MDR中的指令随即被传输到指令寄存器（IR, Instruction Register）。
    • 在此阶段，PC的值通常会自动增加，指向下一条指令的地址，以便连续执行。
  2. 译码指令（Decode Instruction）：

    • 控制器分析IR中的指令内容，识别操作码（opcode）和操作数（operands）。
    • 操作码告诉控制器该执行何种操作（如加法、加载数据到寄存器、存储数据到内存、跳转等），操作数则指明参与操作的数据或其所在地址。这一阶段可能涉及到微码或硬连线逻辑来生成控制信号。
  3. 执行指令（Execute Instruction）：

    • 控制器根据译码结果，发出相应的控制信号，驱动运算器（ALU）或其他组件执行指令所指定的操作。
    • 这可能包括：

      • 在ALU中进行算术/逻辑运算。
      • 在CPU内部寄存器之间进行数据传输。
      • 根据条件改变程序流程（如分支、跳转指令，它们会修改PC的值）。
  4. 访存操作（Memory Access – 如果需要）：

    • 如果指令涉及到对存储器中的数据进行读取（例如加载操作，将数据从内存读取到CPU寄存器）或写入（例如存储操作，将CPU寄存器中的数据写入内存），则会再次用到MAR和MDR。
    • 这一阶段与取指令阶段类似，但数据流向和目的是不同的。
  5. 写回结果（Write Back – 如果需要）：

    • 指令执行的结果（如ALU的计算结果或从内存读取的数据）可能需要写回到CPU内部的通用寄存器中，供后续指令使用。

这个指令周期周而复始，使得计算机能够连续地处理指令，直到程序执行完毕或遇到终止指令。

数据是如何在中央处理器和存储器之间流动的？

数据在CPU和存储器之间通过总线系统进行流动，总线是连接各部件的公共通信通道，主要涉及三类总线：

  • 地址总线（Address Bus）： CPU通过地址总线发出它想要访问的存储器单元的地址。地址总线的宽度决定了CPU可以直接寻址的存储器空间大小（例如，32位地址总线可以寻址232个字节，即4GB的存储空间）。它是单向的，从CPU指向内存/I/O。
  • 数据总线（Data Bus）： 实际的数据（无论是指令还是数据值）通过数据总线在CPU和存储器之间双向传输。数据总线的宽度决定了CPU一次能传输的数据量（例如，32位数据总线一次传输4字节）。
  • 控制总线（Control Bus）： 控制总线传输各种控制信号，例如“读请求”、“写请求”、“内存使能”、“I/O请求”等，用于协调CPU和存储器之间的操作，确保数据传输的正确时序和类型。它是双向的。

具体的数据流传输流程：

  1. CPU读取数据或指令（例如取指令、加载数据）：

    1. CPU将所需数据或指令的内存地址放到地址总线上。
    2. CPU通过控制总线发出“读”信号，通知存储器进行读取操作。
    3. 存储器控制器接收到地址和读信号后，在指定地址找到数据或指令。
    4. 存储器将数据或指令放到数据总线上。
    5. CPU从数据总线上读取数据或指令，并将其存入其内部相应的寄存器（如MDR、指令寄存器或通用寄存器）。
  2. CPU写入数据（例如存储运算结果）：

    1. CPU将要写入的内存地址放到地址总线上。
    2. CPU将要写入的数据放到数据总线上。
    3. CPU通过控制总线发出“写”信号，通知存储器进行写入操作。
    4. 存储器控制器接收到地址、数据和写信号后，将数据总线上的数据存入指定地址的存储单元。

输入/输出操作是如何融入到这种结构中的？

输入/输出（I/O）操作是计算机与外部世界交互的方式，在冯诺依曼结构中，I/O设备通常通过以下两种主要方式与CPU和存储器集成：

  1. 内存映射I/O（Memory-Mapped I/O）：

    • 这种方式将I/O设备的寄存器和控制逻辑映射到主存储器地址空间的一部分。这意味着，I/O设备看起来就像是内存中的特殊地址区域。
    • CPU通过访问这些特殊的“内存地址”来对I/O设备进行读写操作，就像访问普通的内存单元一样。例如，向某个内存地址写入数据可能实际上是向显示控制器发送像素数据，或者从另一个内存地址读取数据可能实际上是从键盘缓冲区获取按键信息。
    • 优点是CPU不需要特殊的I/O指令，只需使用普通的内存读写指令（如LOAD、STORE）即可，简化了CPU的指令集设计。但缺点是I/O设备会占用一部分存储器地址空间，可能与实际的物理内存产生地址冲突，且I/O操作会占用数据总线和地址总线带宽，与内存访问竞争。
  2. I/O端口映射I/O（Port-Mapped I/O / Isolated I/O）：

    • I/O设备拥有独立的地址空间（I/O端口地址），与主存储器地址空间分开。
    • CPU需要使用专门的I/O指令（如x86架构的IN、OUT指令）来访问这些I/O端口。这些指令通常通过专门的控制线或总线来区分内存访问和I/O访问。
    • 优点是I/O地址空间与内存地址空间互不干扰，可以通过专门的I/O总线或独立控制线进行访问，减少对主数据总线的竞争。缺点是增加了CPU的指令集复杂性。

在两种模式下，I/O设备通常都包含一个控制器，负责将设备特有的信号转换为总线上的标准电信号，并响应CPU的读写请求。为了提高I/O操作的效率，通常还会引入直接内存访问（DMA）技术，允许I/O设备（如硬盘控制器、网卡）在不经过CPU干预的情况下，直接与主存储器交换数据，从而减少CPU的负担，显著提高数据传输速率，尤其在传输大量数据时效果显著。

冯诺依曼结构怎么被优化？现代计算机的改进策略

冯诺依曼结构在现代计算机中是如何被优化和改进的？

尽管冯诺依曼结构提供了强大的通用性和灵活性，其固有的“冯诺依曼瓶颈”促使现代计算机体系结构进行了大量的优化和改进。这些改进旨在提高CPU和内存之间的数据传输效率，减少CPU的等待时间，从而充分发挥处理器的性能：

  1. 引入高速缓存（Cache Memory）：

    • 这是最关键且普遍的优化手段。Cache是一种小容量、高速度的SRAM存储器，位于CPU和主存储器之间。
    • 它存储了CPU最近访问的指令和数据副本（基于局部性原理）。当CPU需要数据或指令时，首先检查Cache。如果数据在Cache中（Cache命中），则直接从Cache获取，速度极快；如果不在（Cache未命中），则从主存储器获取，并同时将该数据块及其附近的内存内容加载到Cache中，以备将来使用。
    • 现代CPU通常有L1（一级）、L2（二级）、L3（三级）等多级Cache，层级越靠近CPU，速度越快，容量越小。
  2. 指令流水线技术（Pipelining）：

    • 将指令的执行过程（取指、译码、执行、访存、写回）分解成多个独立的阶段，让不同的指令在不同的阶段同时进行处理。
    • 例如，当第一条指令在执行阶段时，第二条指令可能正在译码，第三条指令正在取指。这就像工厂的装配线，提高了指令的吞吐量，但并没有根本上解决单个指令的内存访问延迟问题。
  3. 多级存储体系（Memory Hierarchy）：

    • 除了Cache，还包括CPU内部的寄存器、主存储器（DRAM）、以及更慢但容量更大的二级存储（如SSD/HDD）。它们构成一个金字塔形的存储结构。
    • 越靠近CPU的存储器速度越快、容量越小、成本越高。操作系统和硬件协同工作，通过缓存机制和虚拟内存，将常用数据和指令尽可能地保存在速度更快的存储器中。
  4. 哈佛结构（Harvard Architecture）的引入与融合：

    • 严格意义上的哈佛结构指令和数据拥有独立的存储器和总线，可以同时并行地取指令和取数据，从而避免了冯诺依曼瓶颈。
    • 现代处理器内部通常采用“伪哈佛”或“改良哈佛”结构：CPU内部的L1 Cache通常分为指令Cache（L1 I-Cache）和数据Cache（L1 D-Cache），可以并行访问。但在Cache以下，处理器仍旧统一访问共享的主存储器。这在一定程度上缓解了冯诺依曼瓶颈，实现了局部指令/数据并行访问。
  5. 预取技术（Prefetching）：

    • 通过硬件（如预取器）或软件（编译器指令）预测CPU接下来可能需要的数据和指令，提前从主存储器加载到Cache中，进一步减少CPU的等待时间。
  6. 超标量/乱序执行（Superscalar / Out-of-Order Execution）：

    • 允许处理器在每个时钟周期执行多条指令，并且不严格按照程序编写的顺序执行，而是根据指令之间的数据依赖关系和可用资源进行优化，从而最大限度地提高内部并行性。
  7. 存储器控制器优化（Memory Controller Optimizations）：

    • 改进主存储器控制器，支持更高带宽、更低延迟的DDR内存技术（如DDR4、DDR5），并采用多通道内存接口（如双通道、四通道），增加CPU与内存之间的数据通路宽度，从而提高整体的内存吞吐量。
  8. 多核处理器：

    • 通过集成多个独立的CPU核心，每个核心都有一套自己的指令执行单元和Cache，从而实现真正的并行处理，提高系统的整体计算能力。尽管每个核心内部仍受冯诺依曼瓶颈影响，但多核可以分摊工作负载。

内存地址和数据地址是如何统一管理的？

在冯诺依曼结构中，“统一管理”的核心在于指令和数据都存在于同一个逻辑地址空间中，并通过相同的寻址机制进行访问。这种统一性主要体现在以下几个方面：

  • 统一的寻址空间： 处理器通过单一的地址总线发送地址。无论是获取指令的操作码、操作数，还是存取数据的值，这个地址都指向主存储器中的一个具体位置。从硬件存储器的视角来看，它接收到的都是地址，并返回该地址对应的内容，它无法也无需区分所提供的内容是指令还是数据。
  • 软件和控制逻辑层面的区分： 尽管物理存储上是统一的，但指令和数据在逻辑和使用上是由处理器内部的控制逻辑和程序语义来区分的。

    • 程序计数器（PC）： 始终保存着下一条待执行的指令的内存地址。控制器根据PC的值从该地址读取内容，并将其解释为指令，进入译码和执行阶段。
    • 指令中的数据操作数地址： 指令本身可能包含数据操作数的地址，这些地址也指向存储器中某个位置。控制器在执行指令时，会根据这些地址从存储器中读取数据或将数据写入存储器。此时，从存储器获取的内容会被视为数据。
    • 数据寄存器（如MDR）： 专门用于临时存放从存储器读取的数据或写入存储器的数据。
  • 内存管理单元（MMU）的辅助： 在现代操作系统中，内存管理单元（MMU）发挥着关键作用。应用程序使用的是逻辑地址（或虚拟地址），而MMU负责将这些逻辑地址转换成实际的物理地址。无论是指令的逻辑地址还是数据的逻辑地址，都经过MMU转换为物理地址，然后通过地址总线发送到存储器。MMU的引入是为了提供内存保护、虚拟内存、分页/分段等高级功能，但其最终目标仍然是统一地将逻辑地址映射到物理存储器，以支持多任务和内存隔离。

因此，尽管指令和数据在存储器中没有物理上的分离，但通过处理器内部的控制逻辑（如程序计数器、指令寄存器、数据寄存器）以及指令本身的语义，它们在使用上被明确区分和管理，从而实现了统一管理下的功能区分和高效运行。

综上所述，冯诺依曼结构以其简洁、通用和可编程性，奠定了现代计算机的基石。虽然其“瓶颈”促使了持续的创新与优化，但其核心思想——存储程序和共享内存——依然是当前绝大多数通用计算系统不可或缺的组成部分，并以各种演进和改良的形式深刻影响着计算机科学与技术的发展，持续推动着计算能力的边界。

冯诺依曼结构