幕雪

CMOS传输门：结构、原理、应用与设计考量

CMOS传输门：电子开关的精妙艺术

在现代集成电路设计中，CMOS传输门（CMOS Transmission Gate，TG）是一种极其重要且广泛使用的基本单元。它作为一种可控的电子开关，在数字逻辑和模拟信号处理中都扮演着关键角色。不同于简单的单MOS管开关，CMOS传输门通过巧妙的结构设计，克服了传统开关在传输信号时存在的诸多限制，实现了近乎理想的导通特性。

CMOS传输门：它“是什么”？

基本定义与结构剖析

CMOS传输门，顾名思义，是一种基于CMOS（Complementary Metal-Oxide-Semiconductor，互补金属氧化物半导体）技术的开关器件。它由两个并联的互补型金属氧化物半导体场效应晶体管构成：一个N型MOS（NMOS）晶体管和一个P型MOS（PMOS）晶体管。

  • 结构组成：

    • 一个NMOS晶体管，其源极和漏极与传输门的输入/输出端连接。
    • 一个PMOS晶体管，其源极和漏极也与传输门的输入/输出端连接，且与NMOS的连接方式相同（即源极对源极，漏极对漏极）。
    • NMOS的栅极连接到控制信号G。
    • PMOS的栅极连接到控制信号G_bar（G的反相信号）。
  • 逻辑符号：

    在电路图中，CMOS传输门通常表示为一个带有双向箭头的方框，其中一侧标有控制信号G和G_bar的输入端。双向箭头明确指示了其信号可以双向传输的特性。

工作原理揭秘：互补导通机制

CMOS传输门的核心优势在于其“互补导通”机制，这使得它能够无损地传输接近电源电压（VDD）和地电压（VSS）的信号，即所谓的“全轨”（Rail-to-Rail）信号。

  • 导通状态（ON）：

    当控制信号G为高电平（VDD），同时G_bar为低电平（VSS）时，传输门处于导通状态。

    1. NMOS的导通： 当输入信号为低电平（接近VSS）时，NMOS的栅源电压(Vgs = G – V_in)很高，NMOS导通良好，能高效传输低电平。但当输入信号接近VDD时，Vgs变小，NMOS导通能力会显著下降，可能无法完全传输VDD。
    2. PMOS的导通： 当输入信号为高电平（接近VDD）时，PMOS的栅源电压(Vsg = V_in – G_bar)很高（因为G_bar是VSS），PMOS导通良好，能高效传输高电平。但当输入信号接近VSS时，Vsg变小，PMOS导通能力会显著下降，可能无法完全传输VSS。

    通过NMOS和PMOS的并联，无论输入信号是高是低还是中间电平，总有一个晶体管能提供一条低电阻的导通路径。NMOS擅长传输低电平，PMOS擅长传输高电平，两者结合，解决了单MOS晶体管作为开关时因阈值电压（Vth）效应而导致的信号电压损失问题。

  • 截止状态（OFF）：

    当控制信号G为低电平（VSS），同时G_bar为高电平（VDD）时，传输门处于截止状态。

    1. NMOS的截止： G为VSS，Vgs总是小于或等于0，NMOS处于截止状态。
    2. PMOS的截止： G_bar为VDD，Vsg总是小于或等于0，PMOS处于截止状态。

    此时，传输门的高阻抗断开，阻止信号从输入端传输到输出端，实现了开关的断开功能。

CMOS传输门：“为什么”要使用它？

解决传统开关的局限性

在没有CMOS传输门之前，人们常使用单个NMOS或PMOS晶体管作为开关。然而，这些单管开关存在明显的缺陷：

  • NMOS的“弱1”传输： 当NMOS作为开关传输高电平（VDD）时，如果栅极电压也是VDD，那么当输入电压接近(VDD – Vth_n)时，NMOS的Vgs将不足以使其完全导通，导致输出电压无法达到理想的VDD，通常会损失一个NMOS的阈值电压，被称为“弱1”。
  • PMOS的“弱0”传输： 类似地，当PMOS作为开关传输低电平（VSS）时，如果栅极电压是VSS，那么当输入电压接近(VSS + |Vth_p|)时，PMOS的Vsg将不足以使其完全导通，导致输出电压无法达到理想的VSS，通常会损失一个PMOS的阈值电压，被称为“弱0”。

CMOS传输门通过将NMOS和PMOS并联起来，完美地解决了这些问题。NMOS负责传输好的低电平，PMOS负责传输好的高电平，从而实现了全电压范围内的信号无损传输。

核心优势总结

  • 全轨传输能力： 能够无损地传输从VSS到VDD的任何电压信号，无论是数字的0/1，还是模拟的中间电压。
  • 低导通电阻： 两个晶体管并联，有效减小了导通时的等效电阻，从而降低了信号传输损耗，并提高了开关速度。
  • 双向性： 传输门天然是双向的，信号可以从任一端口输入并从另一端口输出，这在需要双向数据流动的电路中非常有用。
  • 低静态功耗： 在导通或截止状态下，传输门几乎没有静态电流，只有在开关切换时才会产生动态功耗。

CMOS传输门：“哪里”被广泛应用？

由于其出色的开关特性，CMOS传输门在数字和模拟集成电路中都有着极其广泛的应用。

  • 数字逻辑电路：

    在数字逻辑设计中，传输门是构建许多基本功能模块的基石。

    • 多路选择器（Multiplexer, MUX）： 传输门是实现多路选择器的理想单元，通过控制信号，可以选择多路输入中的一路信号传递到输出端。
    • 锁存器（Latch）与触发器（Flip-Flop）： 传输门是构成各种电平敏感锁存器和边沿触发触发器的核心组件，用于存储和保持数字数据。例如，D型锁存器和主从D触发器中，传输门用于控制数据通断的时序。
    • 总线开关/隔离器： 在复杂的SoC（System-on-Chip）设计中，传输门可以作为总线上的开关，实现模块之间的信号连接或隔离，从而控制数据流向或降低功耗。
    • 时钟门控（Clock Gating）： 在低功耗设计中，传输门常用于门控时钟信号，即在不需要时关闭某些模块的时钟，以减少动态功耗。

  • 模拟电路：

    在模拟信号处理领域，传输门常被用作高性能的模拟开关。

    • 采样保持电路（Sample-and-Hold Circuit）： 这是传输门最经典的模拟应用之一。它用于在特定时刻对模拟信号进行采样，并将其电平保持在一个电容器上，是模数转换器（ADC）的前端关键部分。
    • 开关电容滤波器： 在一些模拟滤波器中，传输门作为受控开关，配合电容实现电阻的等效功能，从而构建紧凑高效的滤波器。
    • 斩波放大器： 在高精度放大器中，传输门用于对输入信号进行斩波，以消除失调电压和漂移，提高放大器的精度。
    • 增益可调放大器： 传输门可用于切换反馈网络中的电阻或电容，从而实现放大器增益的步进式调整。

CMOS传输门：“多少”晶体管，怎样的性能？

晶体管数量与面积

一个CMOS传输门仅由两个晶体管构成：一个NMOS和一个PMOS。这使得它在面积上非常紧凑。然而，为了提供传输门所需的互补控制信号（G和G_bar），通常还需要一个反相器，这会额外增加两个晶体管。因此，一个完整功能的传输门单元（包含驱动）通常需要4个晶体管。

功耗特性

  • 静态功耗： CMOS传输门的静态功耗极低，理论上只有晶体管的漏电流（subthreshold leakage current），在几十纳米甚至更小工艺下，这个漏电流会变大，但相比动态功耗通常仍小很多。
  • 动态功耗： 主要发生在开关切换时。每次开关切换，控制信号和信号路径上的电容会被充放电，导致动态功耗。功耗大小取决于开关频率、晶体管尺寸（W/L比）以及所驱动的负载电容。

传输延迟

传输延迟（或开关速度）是CMOS传输门的重要性能指标。它主要取决于以下因素：

  • 晶体管尺寸： 更大的W/L比意味着更低的导通电阻，从而更快的充放电速度，但也意味着更大的寄生电容和更大的功耗。
  • 控制信号的上升/下降时间： 控制信号越快，传输门切换越快。
  • 负载电容： 传输门需要驱动的负载电容越大，延迟越大。
  • 信号电压： 传输不同电压信号时，由于NMOS和PMOS的导通特性差异，其导通电阻和延迟也会略有不同。

信号电压范围

如前所述，CMOS传输门最大的优势就是能够无损地传输从地电压（VSS）到电源电压（VDD）范围内的模拟或数字信号。这是单MOS管开关无法比拟的。

CMOS传输门：“如何”设计与使用？

控制信号的生成与要求

CMOS传输门的工作依赖于一对严格互补的控制信号G和G_bar。这意味着当G为高电平时，G_bar必须为低电平；当G为低电平时，G_bar必须为高电平。此外，为了确保传输门能够快速且无毛刺地切换，G和G_bar的上升沿和下降沿必须是同步的，且具有相似的斜率。

设计考量： 通常，G_bar信号是通过一个标准CMOS反相器由G信号生成。在关键时序路径上，可能需要对这个反相器进行尺寸优化，以匹配G信号的驱动能力和时延，确保G和G_bar之间的时序差最小化。

晶体管尺寸（W/L比）的选择

晶体管的宽度（W）与长度（L）之比对传输门的性能至关重要。W/L比决定了晶体管的跨导和导通电阻。

  • 电阻匹配： 为了在传输不同电平信号时，提供相似的导通电阻，通常需要对PMOS和NMOS的W进行调整。由于电子迁移率通常是空穴迁移率的2到3倍，这意味着为了达到相同的电流驱动能力，PMOS通常需要比NMOS更大的宽度（例如，W_PMOS ≈ 2 * W_NMOS 或 2.5 * W_NMOS）。
  • 速度与面积的权衡： 增大W/L比可以减小导通电阻，提高开关速度，但也增加了晶体管的面积和寄生电容，从而增加动态功耗。设计者需要在速度、功耗和面积之间进行权衡。

非理想效应及其处理

尽管CMOS传输门性能优异，但它并非完美，在使用中需要考虑一些非理想效应：

  • 电荷注入（Charge Injection）：

    当传输门从导通状态切换到截止状态时，晶体管栅极电容上存储的电荷会通过源漏区注入到信号路径上，特别是在模拟电路中，这会导致输出信号出现一个瞬时的电压尖峰或电平漂移，即所谓的“毛刺”。

    应对策略：

    • 哑晶体管（Dummy Transistor）： 在采样保持电路中，常采用一个尺寸更小且栅极连接到地或VDD的辅助晶体管（哑晶体管），其作用是注入反向电荷来抵消一部分主传输门的电荷注入。
    • 差分结构： 使用差分传输门对，使共模电荷注入相互抵消。
    • 时序优化： 精心设计控制信号的关闭时序，使NMOS和PMOS的关闭不完全同步，例如让PMOS稍早关闭。
  • 时钟馈通（Clock Feedthrough）：

    栅极控制信号（时钟信号）通过栅漏或栅源寄生电容直接耦合到信号路径，导致输出端出现与控制信号形状相似的瞬时电压波动。这与电荷注入密切相关，有时难以区分。

    应对策略： 同样可以通过哑晶体管和差分结构来减轻。此外，合理安排信号布线，最小化寄生电容也能有所帮助。

  • 通态电阻与输出负载：

    传输门的导通电阻虽然小，但仍然存在。当驱动较大负载或需要在高频下工作时，这个电阻与负载电容构成RC延时，会影响信号的传输速度和波形。因此，需要根据实际应用场景选择合适的传输门尺寸或增加缓冲器。

CMOS传输门：“怎么”优化与避免问题？

性能优化策略

  • 速度优化：

    • 增大PMOS和NMOS的宽度，以降低导通电阻，但需注意面积和功耗增加。
    • 优化控制信号驱动器的强度和时序，确保栅极电容的快速充放电。
    • 减小传输门所驱动的负载电容，例如通过在输出端加入缓冲器或优化后续级电路。
  • 功耗优化：

    • 选择合适的晶体管尺寸，避免过度尺寸化。
    • 在数字电路中，使用传输门进行时钟门控，关闭不活跃模块的时钟，显著降低动态功耗。
    • 利用低阈值电压（LVT）晶体管提高速度，或高阈值电压（HVT）晶体管降低漏电流，但需权衡性能。
  • 面积优化：

    • 最小化晶体管尺寸，在满足性能要求的前提下，选择最小的W/L比。
    • 采用共享控制信号的传输门阵列，减少总的反相器数量。

可靠性与非理想效应的进阶处理

  • 热载流子效应（Hot Carrier Injection, HCI）：

    长期使用中，尤其在高电场和高电流密度下，电子或空穴会获得足够能量注入到栅氧中，导致晶体管特性漂移。传输门作为开关，其源漏极会承受较大电压摆幅，需要注意这方面的影响。设计上可能需要限制栅压或增加器件尺寸。

  • 负偏压温度不稳定性（Negative Bias Temperature Instability, NBTI）：

    PMOS晶体管在栅极负偏压（相对于源极）和高温环境下长期工作时，阈值电压会漂移。对于传输门，PMOS在截止状态下，其栅极处于低电平，源极和漏极可能处于高电平，形成负偏压，需要注意其长期可靠性。

  • 布局布线优化：

    在物理设计阶段，合理的布局布线可以最小化传输门自身的寄生电容以及与其他信号线的耦合效应，从而降低信号完整性问题和串扰。

CMOS传输门以其简洁而强大的功能，在数字和模拟电路设计中都占据着举足轻重的地位。深入理解其工作原理、优缺点以及设计考量，是每一位集成电路工程师必备的知识。

cmos传输门